芯片去層 (Delayer)

描述：

交互使用各種不同處理方式(離子蝕刻/化學(xué)藥液蝕刻/機(jī)械研磨)，使芯片本身多層結(jié)構(gòu)((Passivation、Metal、RDL、PI)可一層一層去除，也就是芯片去層(Delayer)。透過(guò)芯片研磨(Polishing)與去層(Delayer)可逐層檢視是否有缺陷，并可提供后續(xù)分析試驗(yàn)，清楚解析出每一層電路布線結(jié)構(gòu)。

分析范圍：

去層主要應(yīng)用在失效分析領(lǐng)域中，涉及多層結(jié)構(gòu)((Passivation、Metal、RDL、PI)層。

失效分析案例中去層圖片：

失效分析案例中去層圖片

去層流程：芯片去層（delayer）→OM檢視→金屬層→Contact層→SUB層

失效分析案例中去層圖片

芯片去層（delayer）至SUB→OM檢視拍攝→SEM電子及二次電子掃描

創(chuàng)芯在線實(shí)驗(yàn)室檢測(cè)優(yōu)勢(shì)：

1、交期快、成功率高，去層方法多樣，領(lǐng)先市場(chǎng)；

2、為終端客戶在失效分析案件中更直觀準(zhǔn)確的定位失效機(jī)理。